La memoria de acceso aleatorio dinámico síncrono de velocidad de datos doble 3 ( DDR3 SDRAM ) es un tipo de memoria de acceso aleatorio dinámico síncrono (SDRAM) con una interfaz de alto ancho de banda (" velocidad de datos doble ") y se utiliza desde 2007. Es el sucesor de mayor velocidad de DDR y DDR2 y el predecesor de los chips de memoria de acceso aleatorio dinámico síncrono (SDRAM) DDR4 . DDR3 SDRAM no es compatible hacia adelante ni hacia atrás con ningún tipo anterior de memoria de acceso aleatorio (RAM) debido a los diferentes voltajes de señalización, tiempos y otros factores.
Tipo de RAM | |
Desarrollador | JEDEC |
---|---|
Tipo | Memoria síncrona dinámica de acceso aleatorio (SDRAM) |
Generacion | Tercera generación |
Fecha de lanzamiento | 2007 |
Estándares |
|
Velocidad de reloj | 400-1066 MHz |
Voltaje | Referencia 1,5 V |
Predecesor | DDR2 SDRAM (2003) |
Sucesor | DDR4 SDRAM (2014) |
DDR3 es una especificación de interfaz DRAM. Las matrices DRAM reales que almacenan los datos son similares a los tipos anteriores, con un rendimiento similar. El principal beneficio de DDR3 SDRAM sobre su predecesor inmediato, DDR2 SDRAM, es su capacidad para transferir datos al doble de la velocidad (ocho veces la velocidad de sus matrices de memoria interna), lo que permite un mayor ancho de banda o velocidades máximas de datos.
El estándar DDR3 permite capacidades de chip DRAM de hasta 8 gigabits (Gbit) y hasta cuatro rangos de 64 bits cada uno para un máximo total de 16 gigabytes (GB) por DDR3 DIMM. Debido a una limitación de hardware que no se solucionó hasta Ivy Bridge-E en 2013, la mayoría de las CPU Intel más antiguas solo admiten chips de hasta 4 Gbit para DIMM de 8 GB (los chipsets Core 2 DDR3 de Intel solo admiten hasta 2 Gbit). Todas las CPU AMD admiten correctamente la especificación completa para DIMM DDR3 de 16 GB. [1]
Historia
En febrero de 2005, Samsung presentó el primer prototipo de chip de memoria DDR3. Samsung jugó un papel importante en el desarrollo y estandarización de DDR3. [2] [3] En mayo de 2005, Desi Rhoden, presidente del comité JEDEC , declaró que DDR3 había estado en desarrollo durante "unos 3 años". [4]
DDR3 se lanzó oficialmente en 2007, pero no se esperaba que las ventas superaran a DDR2 hasta finales de 2009, o posiblemente principios de 2010, según el estratega de Intel Carlos Weissenberg, hablando durante la primera parte de su implementación en agosto de 2008. [5] (El mismo período de tiempo para la penetración de mercado había sido establecido por la empresa de inteligencia de mercado DRAMeXchange durante un año antes en abril de 2007, [6] y por Desi Rhoden en 2005. [4] ) La principal fuerza impulsora detrás del mayor uso de DDR3 ha sido nueva Procesadores Core i7 de Intel y procesadores Phenom II de AMD, los cuales tienen controladores de memoria interna: el primero requiere DDR3, el segundo lo recomienda. IDC declaró en enero de 2009 que las ventas de DDR3 representarían el 29% del total de unidades DRAM vendidas en 2009, aumentando al 72% en 2011. [7]
Sucesor
En septiembre de 2012, JEDEC publicó la especificación final de DDR4. [8] Los principales beneficios de DDR4 en comparación con DDR3 incluyen un rango estandarizado más alto de frecuencias de reloj y velocidades de transferencia de datos [9] y un voltaje significativamente más bajo .
Especificación
Descripción general
En comparación con la memoria DDR2, la memoria DDR3 consume menos energía. Algunos fabricantes proponen además el uso de transistores de "doble puerta" para reducir las fugas de corriente. [10]
Según JEDEC , [11] : 111 1,575 voltios deben considerarse el máximo absoluto cuando la estabilidad de la memoria es la consideración principal, como en servidores u otros dispositivos de misión crítica. Además, JEDEC establece que los módulos de memoria deben soportar hasta 1,80 voltios [a] antes de sufrir daños permanentes, aunque no es necesario que funcionen correctamente a ese nivel. [11] : 109
Otro beneficio es su búfer de captación previa , que tiene una profundidad de 8 ráfagas. Por el contrario, el búfer de captación previa de DDR2 tiene una profundidad de 4 ráfagas y el búfer de captación previa de DDR tiene una profundidad de 2 ráfagas. Esta ventaja es una tecnología habilitadora en la velocidad de transferencia de DDR3.
Los módulos DDR3 pueden transferir datos a una velocidad de 800-2133 MT / s utilizando flancos ascendentes y descendentes de un reloj de E / S de 400-1066 MHz . Esto es el doble de la velocidad de transferencia de datos de DDR2 (400-1066 MT / s con un reloj de E / S de 200-533 MHz) y cuatro veces la velocidad de DDR (200-400 MT / s con un reloj de E / S de 100-200 MHz) . Los gráficos de alto rendimiento fueron un impulsor inicial de tales requisitos de ancho de banda, donde se requiere una transferencia de datos de alto ancho de banda entre framebuffers .
Debido a que el hercio es una medida de ciclos por segundo y no hay ciclos de señal con mayor frecuencia que cualquier otra transferencia, describir la tasa de transferencia en unidades de MHz es técnicamente incorrecto, aunque muy común. También es engañoso porque varios tiempos de memoria se dan en unidades de ciclos de reloj, que son la mitad de la velocidad de las transferencias de datos.
DDR3 usa el mismo estándar de señalización eléctrica que DDR y DDR2, Stub Series Terminated Logic , aunque en diferentes tiempos y voltajes. Específicamente, DDR3 usa SSTL_15. [13]
En febrero de 2005, Samsung demostró el primer prototipo de memoria DDR3, con una capacidad de 512 Mb y un ancho de banda de 1.066 Gbps . [2] Los productos en forma de placas base aparecido en el mercado en junio de 2007 [14] basado en Intel 's P35 chipset 'Bearlake' con DIMM con anchos de banda de hasta DDR3-1600 (PC3-12800). [15] El Intel Core i7 , lanzado en noviembre de 2008, se conecta directamente a la memoria en lugar de a través de un chipset. Las CPU Core i7, i5 e i3 inicialmente solo admitían DDR3. AMD 's socket AM3 Phenom II procesadores X4, publicado en febrero de 2009, fueron su primera compatible con DDR3 (sin dejar de apoyar DDR2 para la compatibilidad hacia atrás).
Módulos de memoria dual en línea
Los módulos de memoria DDR3 de doble línea (DIMM) tienen 240 pines y son eléctricamente incompatibles con DDR2. Una muesca clave, ubicada de manera diferente en los DIMM DDR2 y DDR3, evita que se intercambien accidentalmente. No solo están codificados de manera diferente, sino que DDR2 tiene muescas redondeadas en el lateral y los módulos DDR3 tienen muescas cuadradas en el lateral. [16] Los SO-DIMM DDR3 tienen 204 pines. [17]
Para la microarquitectura Skylake , Intel también ha diseñado un paquete SO-DIMM llamado UniDIMM , que puede usar chips DDR3 o DDR4. El controlador de memoria integrado de la CPU puede funcionar con cualquiera de ellos. El propósito de los UniDIMM es manejar la transición de DDR3 a DDR4, donde el precio y la disponibilidad pueden hacer que sea conveniente cambiar el tipo de RAM. Los UniDIMM tienen las mismas dimensiones y número de pines que los SO-DIMM DDR4 normales, pero la muesca se coloca de manera diferente para evitar el uso accidental en un zócalo DDR4 SO-DIMM incompatible. [18]
Latencias
Las latencias DDR3 son numéricamente más altas porque los ciclos de reloj del bus de E / S por los que se miden son más cortos; el intervalo de tiempo real es similar a las latencias DDR2, alrededor de 10 ns. Hay algunas mejoras porque DDR3 generalmente usa procesos de fabricación más recientes, pero esto no es causado directamente por el cambio a DDR3.
Latencia CAS (ns) = 1000 × CL (ciclos) ÷ frecuencia de reloj (MHz) = 2000 × CL (ciclos) ÷ tasa de transferencia (MT / s)
Si bien las latencias típicas para un dispositivo JEDEC DDR2-800 eran 5-5-5-15 (12.5 ns), algunas latencias estándar para dispositivos JEDEC DDR3 incluyen 7-7-7-20 para DDR3-1066 (13.125 ns) y 8- 8-8-24 para DDR3-1333 (12 ns).
Al igual que con las generaciones de memoria anteriores, la memoria DDR3 más rápida estuvo disponible después del lanzamiento de las versiones iniciales. La memoria DDR3-2000 con latencia 9-9-9-28 (9 ns) estuvo disponible a tiempo para coincidir con el lanzamiento de Intel Core i7 a finales de 2008, [19] mientras que desarrollos posteriores hicieron que DDR3-2400 estuviera ampliamente disponible (con CL 9– 12 ciclos = 7,5–10 ns) y velocidades de hasta DDR3-3200 disponibles (con CL 13 ciclos = 8,125 ns).
El consumo de energía
El consumo de energía de los chips SDRAM individuales (o, por extensión, DIMM) varía según muchos factores, incluida la velocidad, el tipo de uso, el voltaje, etc. Power Advisor de Dell calcula que los RDIMM ECC DDR1333 de 4 GB utilizan aproximadamente 4 W cada uno. [20] Por el contrario, una parte orientada al escritorio convencional más moderna de 8 GB, DDR3 / 1600 DIMM, tiene una potencia de 2,58 W, a pesar de ser significativamente más rápida. [21]
Módulos
Nombre | Chip | Autobús | Tiempos | ||||||
---|---|---|---|---|---|---|---|---|---|
Estándar | Tipo | Módulo | Frecuencia de reloj ( MHz ) | Tiempo de ciclo ( ns ) [22] | Frecuencia de reloj (MHz) | Tasa de transferencia (MT / s) | Ancho de banda ( MB / s ) | CL-T RCD -T RP | Latencia CAS (ns) |
DDR3-800 | D | PC3-6400 | 100 | 10 | 400 | 800 | 6400 | 5-5-5 | 12,5 |
mi | 6-6-6 | 15 | |||||||
DDR3-1066 | mi | PC3-8500 | 133⅓ | 7.5 | 533⅓ | 1066,67 | 8533⅓ | 6-6-6 | 11.25 |
F | 7-7-7 | 13.125 | |||||||
GRAMO | 8-8-8 | 15 | |||||||
DDR3-1333 | F* | PC3-10600 | 166⅔ | 6 | 666⅔ | 1333⅓ | 10666⅔ | 7-7-7 | 10,5 |
GRAMO | 8-8-8 | 12 | |||||||
H | 9-9-9 | 13,5 | |||||||
J * | 10-10-10 | 15 | |||||||
DDR3-1600 | GRAMO* | PC3-12800 | 200 | 5 | 800 | 1600 | 12800 | 8-8-8 | 10 |
H | 9-9-9 | 11.25 | |||||||
J | 10-10-10 | 12,5 | |||||||
K | 11-11-11 | 13,75 | |||||||
DDR3-1866 | DDR3-1866J * DDR3-1866K DDR3-1866L DDR3-1866M * | PC3-14900 | 233⅓ | 4.286 | 933⅓ | 1866⅔ | 14933⅓ | 10-10-10 11-11-11 12-12-12 13-13-13 | 10,56 11,786 12,857 13,929 |
DDR3-2133 | DDR3-2133K * DDR3-2133L DDR3-2133M DDR3-2133N * | PC3-17000 | 266⅔ | 3,75 | 1066⅔ | 2133⅓ | 17066⅔ | 11-11-11 12-12-12 13-13-13 14-14-14 | 10,313 11,25 12,188 13,125 |
* Opcional
DDR3-xxx denota la velocidad de transferencia de datos y describe los chips DDR, mientras que PC3-xxxx denota el ancho de banda teórico (con los dos últimos dígitos truncados) y se usa para describir los DIMM ensamblados. El ancho de banda se calcula tomando transferencias por segundo y multiplicando por ocho. Esto se debe a que los módulos de memoria DDR3 transfieren datos en un bus que tiene un ancho de 64 bits de datos y, dado que un byte comprende 8 bits, esto equivale a 8 bytes de datos por transferencia.
Con dos transferencias por ciclo de una señal de reloj cuádruple , un módulo DDR3 de 64 bits de ancho puede alcanzar una tasa de transferencia de hasta 64 veces la velocidad del reloj de la memoria . Con datos que se transfieren a 64 bits a la vez por módulo de memoria, DDR3 SDRAM proporciona una tasa de transferencia de (tasa de reloj de memoria) × 4 (para multiplicador de reloj de bus) × 2 (para tasa de datos) × 64 (número de bits transferidos) / 8 (número de bits en un byte). Por lo tanto, con una frecuencia de reloj de memoria de 100 MHz, DDR3 SDRAM ofrece una tasa de transferencia máxima de 6400 MB / s .
La velocidad de datos (en MT / s ) es el doble del reloj del bus de E / S (en MHz ) debido a la doble velocidad de datos de la memoria DDR. Como se explicó anteriormente, el ancho de banda en MB / s es la velocidad de datos multiplicada por ocho.
CL: ciclos de reloj de latencia CAS , entre el envío de una dirección de columna a la memoria y el comienzo de los datos en respuesta
tRCD: el reloj alterna entre la activación de filas y las lecturas / escrituras
tRP: el reloj alterna entre la precarga de la fila y la activación
Las frecuencias fraccionarias normalmente se redondean hacia abajo, pero el redondeo a 667 es común debido a que el número exacto es 666⅔ y se redondea al número entero más cercano. Algunos fabricantes también redondean con cierta precisión o redondean en su lugar. Por ejemplo, la memoria PC3-10666 podría aparecer como PC3-10600 o PC3-10700. [23]
Nota: Todos los elementos enumerados anteriormente están especificados por JEDEC como JESD79-3F. [11] : 157–165 Todas las velocidades de datos de RAM entre o por encima de estas especificaciones enumeradas no están estandarizadas por JEDEC; a menudo son simplemente optimizaciones del fabricante que utilizan chips de mayor tolerancia o sobrevoltaje. De estas especificaciones no estándar, la velocidad más alta alcanzada fue equivalente a DDR3-2544, en mayo de 2010. [24]
Nombres alternativos: los módulos DDR3 a menudo se etiquetan incorrectamente con el prefijo PC (en lugar de PC3), por razones de marketing, seguido de la velocidad de datos. Bajo esta convención, PC3-10600 aparece como PC1333. [25]
Detección de presencia en serie
La memoria DDR3 utiliza detección de presencia en serie . [26] La detección de presencia en serie (SPD) es una forma estandarizada de acceder automáticamente a la información sobre un módulo de memoria de computadora , utilizando una interfaz en serie. Por lo general, se usa durante la autoprueba de encendido para la configuración automática de los módulos de memoria.
Lanzamiento 4
La versión 4 del documento DDR3 Serial Presence Detect (SPD) (SPD4_01_02_11) agrega soporte para DIMM de reducción de carga y también para 16b-SO-DIMM y 32b-SO-DIMM.
La Asociación de Tecnología de Estado Sólido de JEDEC anunció la publicación de la versión 4 del documento de detección de presencia en serie DDR3 (SPD) el 1 de septiembre de 2011. [27]
Extensión XMP
Intel Corporation presentó oficialmente la especificación eXtreme Memory Profile ( XMP ) el 23 de marzo de 2007 para permitir a los entusiastas extensiones de rendimiento a las especificaciones tradicionales JEDEC SPD para DDR3 SDRAM. [28]
Variantes
Además de las designaciones de ancho de banda (por ejemplo, DDR3-800D) y las variantes de capacidad, los módulos pueden ser uno de los siguientes:
- Memoria ECC , que tiene un carril de bytes de datos adicional que se utiliza para corregir errores menores y detectar errores mayores para una mayor confiabilidad. Los módulos con ECC se identifican mediante un ECC o E adicional en su designación. Por ejemplo: "PC3-6400 ECC" o PC3-8500E. [29]
- Memoria registrada o almacenada en búfer , que mejora la integridad de la señal (y, por lo tanto, potencialmente las velocidades de reloj y la capacidad de la ranura física) al almacenar eléctricamente las señales con un registro , a costa de un reloj adicional de mayor latencia. Estos módulos se identifican con una R adicional en su designación, por ejemplo, PC3-6400R. [30]
- La RAM no registrada (también conocida como " sin búfer ") puede identificarse con una U adicional en la designación. [30]
- Módulos con búfer completo , que están designados por F o FB y no tienen la misma posición de muesca que otras clases. Los módulos con búfer completo no se pueden usar con placas base que están hechas para módulos registrados, y la posición diferente de la muesca impide físicamente su inserción.
- Cargue los módulos reducidos , que son designados por LR y son similares a la memoria registrada / almacenada en búfer, de manera que los módulos LRDIMM almacenan en búfer tanto las líneas de control como las de datos mientras retienen la naturaleza paralela de todas las señales. Como tal, la memoria LRDIMM proporciona una gran capacidad de memoria máxima general, al tiempo que aborda algunos de los problemas de rendimiento y consumo de energía de la memoria FB inducidos por la conversión requerida entre formas de señal en serie y en paralelo.
Tanto los tipos de memoria FBDIMM (con búfer completo) como LRDIMM (carga reducida) están diseñados principalmente para controlar la cantidad de corriente eléctrica que fluye hacia y desde los chips de memoria en un momento dado. No son compatibles con la memoria registrada / almacenada en búfer, y las placas base que los requieran normalmente no aceptarán ningún otro tipo de memoria.
Extensiones DDR3L y DDR3U
El estándar DDR3L ( DDR3 L ow Voltage) es un anexo al estándar de dispositivo de memoria JESD79-3 DDR3 que especifica dispositivos de bajo voltaje. [31] El estándar DDR3L es de 1,35 V y tiene la etiqueta PC3L para sus módulos. Los ejemplos incluyen DDR3L ‐ 800 (PC3L-6400), DDR3L ‐ 1066 (PC3L-8500), DDR3L ‐ 1333 (PC3L-10600) y DDR3L ‐ 1600 (PC3L-12800). La memoria especificada para las especificaciones DDR3L y DDR3U es compatible con el estándar DDR3 original y puede funcionar a un voltaje más bajo oa 1,50 V. [32] Sin embargo, los dispositivos que requieren DDR3L explícitamente, que funcionan a 1,35 V, como los sistemas que utilizan dispositivos móviles. Las versiones de los procesadores Intel Core de cuarta generación no son compatibles con la memoria DDR3 de 1,50 V. [33] DDR3L es diferente e incompatible con el estándar de memoria móvil LPDDR3 .
El estándar DDR3U ( DDR3 Ultra Low Voltage) es de 1,25 V y tiene la etiqueta PC3U para sus módulos. [34]
La Asociación de Tecnología de Estado Sólido JEDEC anunció la publicación de JEDEC DDR3L el 26 de julio de 2010 [35] y la DDR3U en octubre de 2011. [36]
Resumen de funciones
Componentes
- Introducción del pin RESET asincrónico
- Soporte de compensación de tiempo de vuelo a nivel del sistema
- Disposición de pines DRAM compatible con espejo en DIMM
- Introducción de CWL (latencia de escritura CAS) por contenedor de reloj
- Motor de calibración de E / S en la matriz
- LEER y ESCRIBIR la calibración
- La función Dynamic ODT (On-Die-Termination) permite diferentes valores de terminación para lecturas y escrituras
Módulos
- Bus de comando / dirección / control de vuelo con terminación en DIMM
- Resistencias de calibración de alta precisión
- No son compatibles con versiones anteriores : los módulos DDR3 no encajan en los zócalos DDR2; forzarlos puede dañar el DIMM y / o la placa base [37]
Ventajas tecnológicas sobre DDR2
- Mayor rendimiento de ancho de banda, hasta 2133 MT / s estandarizados
- Latencias ligeramente mejoradas, medidas en nanosegundos
- Mayor rendimiento a baja potencia (mayor duración de la batería en portátiles)
- Funciones mejoradas de bajo consumo
Ver también
- Lista de anchos de banda de dispositivos
- SDRAM DDR3 de baja potencia (LPDDR3)
- Arquitectura de memoria multicanal
Notas
- ^ Antes de la revisión F, la norma establecía que 1.975 V era la clasificación de CC máxima absoluta. [12]
Referencias
- ↑ Cutress, Ian (11 de febrero de 2014). "I'm Intelligent Memory para lanzar módulos DDR3 no registrados de 16GB" . anandtech.com . Consultado el 20 de abril de 2015 .
- ^ a b "Samsung demuestra el primer prototipo de memoria DDR 3 del mundo" . Phys.org . 17 de febrero de 2005 . Consultado el 23 de junio de 2019 .
- ^ "Nuestra orgullosa herencia de 2000 a 2009" . Samsung Semiconductor . Samsung . Consultado el 25 de junio de 2019 .
- ^ a b Sobolev, Vyacheslav (31 de mayo de 2005). "JEDEC: Estándares de memoria en camino" . DigiTimes.com . Archivado desde el original el 13 de abril de 2013 . Consultado el 28 de abril de 2011 .
JEDEC ya está muy avanzado en el desarrollo del estándar DDR3, y hemos estado trabajando en él durante unos tres años ... Siguiendo modelos históricos, podría esperar razonablemente la misma transición de tres años a una nueva tecnología que tiene visto durante las últimas generaciones de memoria estándar
- ^ "IDF:" DDR3 no se pondrá al día con DDR2 durante 2009 " " . pcpro.co.uk. 19 de agosto de 2008. Archivado desde el original el 2 de abril de 2009 . Consultado el 17 de junio de 2009 .
- ^ Bryan, Gardiner (17 de abril de 2007). "La memoria DDR3 no será la corriente principal hasta 2009" . ExtremeTech.com . Consultado el 17 de junio de 2009 .
- ^ Salisbury, Andy (20 de enero de 2009). "El nuevo proceso de 50 nm hará DDR3 más rápido y más barato este año" . MaximumPC.com . Consultado el 17 de junio de 2009 .
- ^ "JEDEC anuncia la publicación del estándar DDR4 - JEDEC" . JEDEC . Consultado el 12 de octubre de 2014 .
- ^ Shilov, Anton (16 de agosto de 2010). "Memoria DDR4 de próxima generación para alcanzar 4.266GHz - Informe" . XbitLabs.com . Archivado desde el original el 19 de diciembre de 2010 . Consultado el 3 de enero de 2011 .
- ^ McCloskey, Alan, Research: DDR FAQ , archivado desde el original el 12 de noviembre de 2007 , consultado el 18 de octubre de 2007
- ^ a b c "Estándar DDR3 SDRAM (revisión F)" . JEDEC. Julio de 2012 . Consultado el 5 de julio de 2015 .
- ^ "Estándar DDR3 SDRAM (revisión E)" (PDF) . JEDEC. Julio de 2010 . Consultado el 5 de julio de 2015 .
- ^ Chang, Jaci (2004). "Consideraciones de diseño para el subsistema de memoria DDR3" (PDF) . Jedex. pag. 4. Archivado desde el original (PDF) el 24 de julio de 2012 . Consultado el 12 de agosto de 2020 .
- ^ Soderstrom, Thomas (5 de junio de 2007). "Pipe Dreams: Seis placas base P35-DDR3 comparadas" . Hardware de Tom .
- ^ Fink, Wesley (20 de julio de 2007). "¡Súper Talento y EQUIPO: DDR3-1600 ya está aquí!" . AnandTech.
- ^ "DocMemory" (21 de febrero de 2007). "Imagen del módulo de memoria 2007" .
- ^ "Especificación de diseño SODIMM DDR3 SDRAM sin búfer de 204 pines" . JEDEC. Mayo de 2014 . Consultado el 5 de julio de 2015 .
- ^ "Cómo Intel planea la transición entre DDR3 y DDR4 para la corriente principal" . techpowerup.com . Consultado el 19 de marzo de 2018 .
- ^ Shilov, Anton (29 de octubre de 2008). "Kingston lanza los primeros módulos de memoria de 2 GHz de la industria para plataformas Intel Core i7" . Laboratorios Xbit. Archivado desde el original el 1 de noviembre de 2008 . Consultado el 2 de noviembre de 2008 .
- ^ "Asesor de soluciones inteligentes de energía de Dell" . Essa.us.dell.com. Archivado desde el original el 1 de agosto de 2013 . Consultado el 28 de julio de 2013 .
- ^ http://www.kingston.com/dataSheets/KVR16N11_8.pdf
- ^ El tiempo de ciclo es el inverso de la frecuencia del reloj del bus de E / S; por ejemplo, 1 / (100 MHz) = 10 ns por ciclo de reloj.
- ^ PC3 10600 PC3 10666 vs. Cuál es la diferencia - New-Sistema-Build , Tomshardware.com , recuperada 2012-01-23
- ^ Kingston's 2.544 MHz DDR3 On Show at Computex , News.softpedia.com, 2010-05-31 , consultado el 2012-01-23
- ^ Crucial Value CT2KIT51264BA1339 PC1333 4GB Memory RAM (DDR3, CL9) Retail , www.amazon.co.uk, 2016-05-10 , consultado 2016-05-10
- ^ "Comprensión de la tabla de detección de presencia en serie DDR3 (SPD)" . simmtester.com . Consultado el 12 de diciembre de 2015 .
- ^ "JEDEC anuncia la publicación de la versión 4 de la especificación de detección de presencia en serie DDR3" .
- ^ "Tecnología Intel Extreme Memory Profile (Intel XMP) DDR3" (PDF) . Consultado el 29 de mayo de 2009 .
- ^ Evolución de la tecnología de la memoria: una descripción general de las tecnologías de la memoria del sistema (PDF) , Hewlett-Packard, p. 18, archivado desde el original (PDF) el 24 de julio de 2011
- ^ a b "¿Qué es LR-DIMM, memoria LRDIMM? (DIMM de reducción de carga)" . simmtester.com . Consultado el 29 de agosto de 2014 .
- ^ "Anexo No. 1 de JESD79-3 - 1.35 V DDR3L-800, DDR3L-1066, DDR3L-1333, DDR3L-1600 y DDR3L-1866" . Mayo de 2013 . Consultado el 8 de septiembre de 2019 .
- ^ "Anexo No. 1 de JESD79-3 - 1.35 V DDR3L-800, DDR3L-1066, DDR3L-1333, DDR3L-1600 y DDR3L-1866" . Mayo de 2013 . Consultado el 8 de septiembre de 2019 .
Requisitos de DDR3L VDD / VDDQ - Fuente de alimentación: funcionamiento DDR3L = 1,283 V a 1,45 V; Funcionamiento DDR3 = 1,425 V a 1,575 V .. Una vez inicializado para el funcionamiento DDR3L, el funcionamiento DDR3 solo se puede utilizar si el dispositivo se reinicia mientras VDD y VDDQ se cambian para funcionamiento DDR3
- ^ "¿Qué es la memoria DDR3L?" . Dell.com . Dell . 2016-10-03 . Consultado el 4 de octubre de 2016 .
- ^ "Anexo No. 2 de JESD79-3, 1.25 V DDR3U-800, DDR3U-1066, DDR3U-1333 y DDR3U-1600" . Octubre de 2011 . Consultado el 8 de septiembre de 2019 .
- ^ "La especificación fomentará un menor consumo de energía para innumerables productos electrónicos de consumo, redes y computadoras" .
- ^ "Anexo No. 2 de JESD79-3, 1.25 V DDR3U-800, DDR3U-1066, DDR3U-1333 y DDR3U-1600" .
- ^ "DDR3: Preguntas frecuentes" (PDF) . Archivado desde el original (PDF) el 29 de diciembre de 2009 . Consultado el 18 de agosto de 2009 .
enlaces externos
- Estándar JEDEC No. 79-3 (JESD79-3: DDR3 SDRAM)
- DDR3 SDRAM estándar JESD79-3F
- Anexo No. 1 de JESD79-3 - 1.35 V DDR3L-800, DDR3L-1066, DDR3L-1333, DDR3L-1600 y DDR3L-1866 (JESD79-3-1A.01)
- Anexo No. 2 de JESD79-3 - 1.25 V DDR3U-800, DDR3U-1066, DDR3U-1333 y DDR3U-1600
- Anexo n. ° 3 de JESD79-3 - SDRAM apilada en 3D
- SPD (Detección de presencia en serie), del estándar JEDEC No. 21-C (JESD21C: configuraciones JEDEC para memorias de estado sólido)
- SPD Anexo K - Detección de presencia en serie (SPD) para módulos DDR3 SDRAM (SPD4_01_02_11)
- Prueba de ranuras de memoria DDR, DDR2, DDR3
- Memoria DRAM síncrona DDR3