El Efficeon procesador es Transmeta segunda generación 's de 256 bits VLIW diseño lanzado en 2004, que emplea un motor de software ( Code Morphing Software , también conocido como CMS) para convertir el código escrito para x86 procesadores a la nativa del conjunto de instrucciones del chip. Al igual que su predecesor, el Transmeta Crusoe (una arquitectura VLIW de 128 bits ), Efficeon enfatiza la eficiencia computacional, el bajo consumo de energía y la baja huella térmica.
Efficeon refleja más fielmente el conjunto de características de los procesadores Intel Pentium 4 , aunque, al igual que los procesadores AMD Opteron , admite un controlador de memoria totalmente integrado , un bus HyperTransport IO y el bit NX , o extensión x86 sin ejecución al modo PAE . El soporte de bits NX está disponible a partir de la versión 6.0.4 de CMS.
Se cree que el rendimiento computacional de Efficeon en relación con las CPU móviles como Intel Pentium M es menor, aunque parece que se publica poco sobre el rendimiento relativo de estos procesadores de la competencia.
Efficeon vino en dos tipos de paquetes : una matriz de rejilla de bolas de 783 y 592 contactos . Su consumo de energía es moderado (algunos consumen tan solo 3 vatios a 1 GHz y 7 vatios a 1,5 GHz), por lo que se puede enfriar pasivamente.
Se produjeron dos generaciones de este chip. La primera generación (TM8600) se fabricó utilizando un proceso TSMC de 0,13 micrómetros y se produjo a velocidades de hasta 1,2 GHz . La segunda generación (TM8800 y TM8820) se fabricó utilizando un proceso Fujitsu de 90 nm y se produjo a velocidades que van desde 1 GHz a 1,7 GHz.
Internamente, el Efficeon tiene dos unidades lógicas aritméticas , dos unidades de carga / almacenamiento / adición, dos unidades de ejecución, dos unidades de coma flotante / MMX / SSE / SSE2 , una unidad de predicción de rama , una unidad de alias y una unidad de control. El núcleo VLIW puede ejecutar una instrucción VLIW de 256 bits por ciclo, que se denomina molécula y tiene espacio para almacenar ocho instrucciones de 32 bits (llamadas átomos) por ciclo.
El Efficeon tiene una caché de instrucciones L1 de 128 KB, una caché de datos L1 de 64 KB y una caché L2 de 1 MB. Todos los cachés están muertos.
Además, Efficeon CMS (software de transformación de código) reserva una pequeña parte de la memoria principal (normalmente 32 MB) para su caché de traducción de instrucciones x86 traducidas dinámicamente.
Productos
- Elitegroup A532
- Hewlett-Packard ThinClient T5710
- Computadora Microsoft FlexGo [1] (primera generación)
- Estación de trabajo en clúster multisistema Orion
- Agudo Actius MM20, MP30, MP70G
- Sharp Mebius Muramasa PC-MM2, PC-CV50F
Referencias
enlaces externos
- Tecnología de microprocesador Transmeta
- Hoja de producto Efficeon TM8600
- Resumen del producto Efficeon TM8300 / 8600
- Hoja de producto Efficeon TM8800