En la electrónica y especialmente en los circuitos digitales síncronos , una señal de reloj (históricamente también conocida como latido lógico [1] ) oscila entre un estado alto y uno bajo y se usa como un metrónomo para coordinar las acciones de los circuitos digitales .
Una señal de reloj es producida por un generador de reloj . Aunque se utilizan disposiciones más complejas, la señal de reloj más común tiene la forma de una onda cuadrada con un ciclo de trabajo del 50% , generalmente con una frecuencia fija y constante. Los circuitos que utilizan la señal de reloj para la sincronización pueden activarse en el flanco ascendente, en el flanco descendente o, en el caso de velocidad de datos doble , tanto en el flanco ascendente como en el descendente del ciclo de reloj.
La mayoría de los circuitos integrados (CI) de complejidad suficiente utilizan una señal de reloj para sincronizar diferentes partes del circuito, ciclando a una velocidad más lenta que los retrasos de propagación internos del peor de los casos . En algunos casos, se requiere más de un ciclo de reloj para realizar una acción predecible. A medida que los circuitos integrados se vuelven más complejos, el problema de suministrar relojes precisos y sincronizados a todos los circuitos se vuelve cada vez más difícil. El ejemplo preeminente de chips tan complejos es el microprocesador , el componente central de las computadoras modernas, que se basa en un reloj de un oscilador de cristal . Las únicas excepciones son los circuitos asíncronos , como las CPU asíncronas .
Una señal de reloj también puede ser bloqueada, es decir, combinada con una señal de control que habilita o deshabilita la señal de reloj para una determinada parte de un circuito. Esta técnica se usa a menudo para ahorrar energía al apagar de manera efectiva partes de un circuito digital cuando no están en uso, pero tiene el costo de una mayor complejidad en el análisis de tiempo.
La mayoría de los circuitos síncronos modernos usan solo un "reloj monofásico"; en otras palabras, todas las señales de reloj se transmiten (efectivamente) por 1 cable.
En los circuitos síncronos , un "reloj de dos fases" se refiere a señales de reloj distribuidas en 2 cables, cada uno con pulsos que no se superponen. Tradicionalmente, un cable se llama "fase 1" o "φ1", el otro cable lleva la señal de "fase 2" o "φ2". [2] [3] [4] [5] Debido a que se garantiza que las dos fases no se superponen, se pueden usar pestillos con compuerta en lugar de flip-flops activados por el borde para almacenar información de estadosiempre que las entradas a los pestillos en una fase solo dependan de las salidas de los pestillos en la otra fase. Dado que un pestillo con compuerta usa solo cuatro compuertas en lugar de seis compuertas para un flip-flop activado por el borde, un reloj de dos fases puede llevar a un diseño con un recuento de compuertas general más pequeño, pero generalmente con alguna penalización en la dificultad y el rendimiento del diseño.