El IBM A2 es un código abierto masivamente multinúcleo capaz y multihilo 64-bit ISA Potencia núcleo de procesador diseñado por IBM usando el v.2.06 ISA Potencia especificación. Las versiones de procesadores basados en el núcleo A2 van desde una versión de 2,3 GHz con 16 núcleos que consume 65 W hasta una versión menos potente de cuatro núcleos, que consume 20 W a 1,4 GHz.
Diseño
El núcleo A2 es un núcleo de procesador diseñado para la personalización y incrustado uso en el sistema en chip-dispositivos, y fue desarrollado siguiente de IBM consola de juegos diseños de procesadores, la Xbox 360-procesador y procesador Cell para el PlayStation 3 . [1]
A2I
A2I es un núcleo multiproceso simultáneo de 4 vías que implementa la especificación de plataforma integrada Power ISA v.2.06 Book III-E [2] de 64 bits con soporte para las funciones de hipervisor integradas . Fue diseñado para implementaciones con muchos núcleos y se centró en un alto rendimiento y muchos subprocesos simultáneos. A2I fue escrito en VHDL [3] .
El núcleo tiene 4 × 32 registros de propósito general (GPR) de 64 bits con soporte completo para ordenación de bytes pequeños y grandes, instrucción de 16 KB + 16 KB y caché de datos y es capaz de multiproceso de cuatro vías.
Tiene una unidad de predicción de ramas de grano fino (BPU) con ocho tablas de historial de ramas de 1024 entradas. Los cachés L1 son un caché de datos asociativo de conjuntos de 8 vías de 16 KB y un caché de instrucciones de 16 KB asociativo de conjuntos de 4 vías. Ejecuta una simple canalización en orden capaz de emitir dos instrucciones por ciclo; uno a la unidad aritmética lógica de 6 etapas (ALU) y otro a la unidad de ejecución auxiliar opcional (AXU).
Incluye una unidad de gestión de memoria pero no una unidad de punto flotante (FPU). Dichas instalaciones son manejadas por AXU, que tiene soporte para cualquier cantidad de macros estandarizadas o personalizadas, como unidades de punto flotante, unidades vectoriales, DSP, aceleradores de medios y otras unidades con conjuntos de instrucciones y registros que no forman parte de Power ISA. El núcleo tiene una unidad de interfaz del sistema que se utiliza para conectarse a otros núcleos en dado, con una interfaz de 256 bits para escrituras de datos y una interfaz de 128 bits para instrucciones y lecturas de datos a la velocidad máxima del núcleo.
A2O
El A2O es una versión un poco más moderna, escrita en Verilog [4] , utilizando Power ISA v.2.07 Book III-E [5] . Está optimizado para un rendimiento de un solo núcleo y diseñado para alcanzar la tecnología de proceso de 3 GHz a 45 nm. El A2O se diferencia de su hermano en que solo es de dos vías multiproceso, de 32 + 32 kB de datos y de caché de instrucciones L1, y es capaz de ejecución fuera de orden .
A2O está escrito en Verilog . Cuando se lanzó A2O, ningún producto real lo había utilizado.
Fuente abierta
En la segunda mitad de 2020, IBM lanzó los núcleos A2I y A2O bajo una licencia Creative Commons y publicó el código VHDL y Verilog en GitHub . [1] [6] La intención era agregarlos a las ofertas de OpenPOWER Foundation de núcleos de procesador abiertos y gratuitos. [7] [8] Como A2 se diseñó en 2010, A2I y A2O no cumplen con Power ISA 3.0 o 3.1, que es obligatorio para los núcleos OpenPOWER. IBM desea que los núcleos se actualicen para que cumplan con la versión más reciente de ISA.
Productos
EnergíaEN
El PowerEN (Power Edge of Network), o el " procesador de velocidad de cable ", está diseñado como un híbrido entre los procesadores de red normales , que realizan conmutación y enrutamiento, y un procesador de servidor típico, que manipula y empaqueta datos. Fue revelado el 8 de febrero de 2010 en ISSCC 2010 .
Cada chip utiliza el núcleo A2I y tiene 8 MB de caché , así como una multitud de motores para tareas específicas además de los procesadores de propósito general, como XML , criptografía , compresión y aceleradores de expresión regular, cada uno con sus propias MMU, cuatro 10 Gigabit Ethernet. puertos y dos carriles PCIe . Se pueden vincular hasta cuatro chips en un sistema SMP sin ningún chip de soporte adicional. Se dice que los chips son extremadamente complejos según Charlie Johnson, arquitecto jefe de IBM, [9] y utilizan 1,43 mil millones de transistores en un tamaño de matriz de 428 mm² fabricados mediante un proceso de 45 nm .
Gene azul / Q
El procesador Blue Gene / Q es un chip de 18 núcleos que utiliza el núcleo A2I que se ejecuta a 1,6 GHz con características especiales para el cambio de contexto de subproceso rápido, unidad de punto flotante cuádruple SIMD , red 5D torus chip-to-chip y 2 GB / s externos I / O. Los núcleos están vinculados mediante un conmutador de barra transversal a la mitad de la velocidad del núcleo a una caché eDRAM L2 de 32 MB . La caché L2 tiene varias versiones y admite memoria transaccional y ejecución especulativa . Un chip Blue Gene / Q tiene dos controladores de memoria DDR3 que funcionan a 1,33 GHz y admiten hasta 16 GB de RAM. [10] [11]
Utiliza 16 núcleos para la informática y un núcleo para los servicios del sistema operativo. Este 17º núcleo se encargará de las interrupciones , las E / S asíncronas , el control de flujo MPI y la funcionalidad RAS . El 18º núcleo se utiliza como repuesto en caso de que uno de los otros núcleos se dañe permanentemente (por ejemplo, en la fabricación) pero se apague en funcionamiento. El chip Blue Gene / Q se fabrica en el proceso SOI de cobre de IBM a 45 nm, ofrecerá un rendimiento máximo de 204,8 GFLOPS a 1,6 GHz y consume unos 55 vatios. El chip tiene un tamaño de troquel de 19 × 19 mm (359,5 mm²) y utiliza 1,47 mil millones de transistores.
Ver también
- Microprocesadores IBM POWER
- Consorcio OpenPOWER
- POTENCIA7
Referencias
- ↑ a b IBM (27 de junio de 2020). "a2i en GitHub" . IBM.
- ^ A2I explorado - Bill Flynn, IBM
- ^ Código fuente A2I VHDL
- ^ Código fuente de A2O verilog
- ^ IBM fuentes abiertas A2O Core - Bill Flyn, IBM
- ^ IBM (15 de septiembre de 2020). "a2o en GitHub" . IBM.
- ^ Fundación OpenPOWER (30-06-2020). "A2I POWER Processor Core contribuyó a la comunidad OpenPOWER para avanzar en la colaboración de hardware abierto" . Fundación OpenPOWER.
- ^ InsideHPC (15 de septiembre de 2020). "OpenPOWER Foundation presenta contribuciones de hardware / software de IBM en OpenPOWER Summit" . InsideHPC.
- ^ IBM da a luz al procesador de 'velocidad de cable'
- ^ Joab Jackson (8 de febrero de 2011). "Estados Unidos encarga superordenador IBM robusto" . Servicio de noticias IDG.
- ^ Timothy Prickett Morgan (26 de agosto de 2011). "BlueGene / Q Super Chip de IBM crece el 18º núcleo" . insideHPC.com . Consultado el 18 de noviembre de 2013 .
- Manual del usuario del procesador A2 - IBM
- Un procesador de potencia a velocidad de cable: SOI de 45 nm a 2,3 GHz con 16 núcleos y 64 subprocesos - Presentación, IBM
- Un procesador de potencia a velocidad de cable: SOI de 2,3 GHz y 45 nm con 16 núcleos y 64 hilos - Informe técnico, IBM
- ISSCC: IBM vuelve al juego de los procesadores de red - EE Times