El z10 es un chip de microprocesador fabricado por IBM para sus computadoras mainframe System z10 , lanzado el 26 de febrero de 2008. [1] Se lo llamó "z6" durante el desarrollo. [2]
Información general | |
---|---|
Lanzado | 2008 |
Diseñada por | IBM |
Actuación | |
Max. Frecuencia de reloj de la CPU | 4,4 GHz |
Cache | |
Caché L1 | 64 + 128 KB / núcleo |
Caché L2 | 3 MB / núcleo |
Caché L3 | 24 MB / chip |
Arquitectura y clasificación | |
Min. tamaño de la característica | 65 nanómetro |
Conjunto de instrucciones | z / Arquitectura |
Especificaciones físicas | |
Núcleos |
|
Historia | |
Predecesor | z9 |
Sucesor | z196 |
Descripción
El procesador implementa la arquitectura CISC z / y tiene cuatro núcleos . Cada núcleo tiene una caché de instrucciones L1 de 64 KB , una caché de datos L1 de 128 KB y una caché L2 de 3 MB (llamada caché L1.5 por IBM). Por último, hay una caché L3 compartida de 24 MB (denominada caché L2 por IBM).
El chip mide 21,7 × 20,0 mm y consta de 993 millones de transistores fabricados en el proceso de fabricación SOI de 65 nm de IBM (CMOS 11S), que admite velocidades de 4,4 GHz y superiores, más del doble de la velocidad de reloj que los antiguos mainframes , con un ciclo de 15 FO4 .
Cada chip z10 tiene dos puertos concentradores SMP de 48 GB / s (48 mil millones de bytes por segundo), cuatro puertos de memoria de 13 GB / s, dos puertos de E / S de 17 GB / sy contactos 8765.
El procesador z10 fue desarrollado conjuntamente con el procesador POWER6 y comparte muchos rasgos de diseño , como tecnología de fabricación, diseño lógico, unidad de ejecución , unidades de punto flotante, tecnología de bus ( bus GX ) y estilo de diseño de tuberías , es decir, una alta frecuencia. , baja latencia, profunda (14 etapas en el z10), canalización en orden.
Sin embargo, los procesadores son bastante diferentes en otros aspectos, como la jerarquía y coherencia de la caché , la topología y el protocolo SMP y la organización del chip. Los diferentes ISA dan como resultado núcleos muy diferentes: hay 894 instrucciones z10 únicas, el 75% de las cuales se implementan completamente en hardware. La z / Architecture es una arquitectura CISC , compatible con versiones anteriores de la arquitectura IBM System / 360 de la década de 1960.
Las adiciones a z / Architecture del anterior procesador z9 EC incluyen:
- Más de 50 instrucciones nuevas para mejorar la eficiencia del código
- optimizaciones de caché de software / hardware
- soporte para marcos de página de 1 MB
- coma flotante decimal completamente implementado en hardware.
Se enfatiza la detección y recuperación de errores , con código de corrección de errores (ECC) en cachés y búferes L2 y L3, y una amplia verificación de paridad en otros lugares; en total, más de 20.000 comprobadores de errores en el chip. El estado del procesador se almacena en búfer de manera que permite un reintento del núcleo preciso para casi todos los errores de hardware.
Control de almacenamiento
Aunque el procesador z10 tiene funciones integradas para el multiprocesamiento simétrico (SMP), hay un chip complementario dedicado llamado SMP Hub Chip o Storage Control (SC) que agrega 24 MB de caché L3 fuera de la matriz y le permite comunicarse con otros z10 procesadores y chips de concentrador a 48 GB / s. El Hub Chip consta de 1.600 millones de transistores y mide 20,8 × 21,4 mm, con 7984 interconexiones. El diseño permite que cada procesador comparta la caché en dos chips de concentrador, para un total potencial de 48 MB de caché L3 compartida.
Módulo multichip
En System z10 Enterprise Class (EC), los procesadores z10 y los chips de control de almacenamiento (SC) están montados en módulos de varios chips (MCM). Cada sistema z10 EC puede tener hasta cuatro MCM. Un MCM consta de cinco procesadores z10 y dos chips SC, con un total de siete chips por MCM. Debido a la redundancia, los problemas de fabricación y otras características operativas, no todos los núcleos están disponibles para el cliente. Los modelos System z10 EC E12, E26, E40 y E56, los MCM tienen 17 núcleos disponibles (uno, dos, tres y cuatro MCM respectivamente), y el modelo E64 tiene un MCM con 17 núcleos y tres con 20 núcleos.
Ver también
- z / Arquitectura
- IBM System z
- IBM System z10
- IBM z196
- z / OS
- POTENCIA6
- Computadora central
Referencias
- ^ IBM System z: el futuro se ejecuta en IBM System z10 Enterprise Class
- ^ "IBM z6 - El microprocesador de mainframe de próxima generación" (PDF) . Consultado el 21 de junio de 2008 .
enlaces externos
- ¿Es el nuevo Z10 de IBM un gran negocio?
- Borrador del libro rojo: Introducción técnica de IBM System z10 Enterprise Class
- IBM System z10 Enterprise Class - Hoja de datos
- IBM prepara el chip z6 de cuatro núcleos para mainframe Iron - IT Jungle
- IBM Journal of Research and Development Issue sobre System Z10