La prueba Iddq es un método para probar circuitos integrados CMOS para detectar la presencia de fallas de fabricación. Se basa en medir la corriente de suministro (Idd) en el estado de reposo (cuando el circuito no está conmutando y las entradas se mantienen en valores estáticos). La corriente consumida en el estado se llama comúnmente Iddq para Idd (inactivo) y de ahí el nombre.
La prueba Iddq utiliza el principio de que en un circuito digital CMOS inactivo que funcione correctamente , no hay una ruta de corriente estática entre la fuente de alimentación y la tierra, excepto por una pequeña cantidad de fuga. Muchas fallas comunes de fabricación de semiconductores harán que la corriente aumente en órdenes de magnitud, lo que puede detectarse fácilmente. Esto tiene la ventaja de verificar el chip en busca de muchas fallas posibles con una sola medición. Otra ventaja es que puede detectar fallas que no son encontradas por vectores de prueba de fallas atascadas convencionales .
La prueba Iddq es algo más compleja que simplemente medir la corriente de suministro. Si una línea está en corto a Vdd, por ejemplo, aún no consumirá corriente adicional si la puerta que maneja la señal está intentando establecerla en '1'. Sin embargo, una entrada diferente que intente establecer la señal en 0 mostrará un gran aumento en la corriente de reposo, lo que indica una parte defectuosa. Las pruebas típicas de Iddq pueden utilizar aproximadamente 20 entradas. Tenga en cuenta que las entradas de la prueba Iddq solo requieren controlabilidad y no observabilidad . Esto se debe a que la observabilidad se realiza a través de la conexión de la fuente de alimentación compartida.
Ventajas y desventajas
Las pruebas de Iddq tienen muchas ventajas:
- Es una prueba simple y directa que puede identificar defectos físicos.
- El área y el tiempo de diseño son muy bajos.
- La generación de pruebas es rápida.
- El tiempo de aplicación de la prueba es rápido ya que los conjuntos de vectores son pequeños.
- Detecta algunos defectos que otras pruebas, en particular las pruebas lógicas atascadas , no detectan.
Inconveniente: en comparación con las pruebas de la cadena de escaneo, las pruebas Iddq requieren mucho tiempo y, por lo tanto, son más costosas, como se logra con las mediciones de corriente que toman mucho más tiempo que la lectura de pines digitales en la producción en masa.
Futuro de las pruebas de Iddq
A medida que la geometría del dispositivo se reduce, es decir, los transistores y las puertas se vuelven más pequeños, lo que da como resultado procesadores y SoC más grandes y complejos (consulte la ley de Moore ), la corriente de fuga se vuelve mucho más alta y menos predecible. Esto hace que sea difícil distinguir una pieza de baja fuga con un defecto de una pieza de alta fuga natural. Además, el aumento del tamaño del circuito significa que una sola falla tendrá un efecto de porcentaje menor, lo que dificultará la detección de la prueba. Sin embargo, Iddq es tan útil que los diseñadores están tomando medidas para que siga funcionando. Una técnica particular que ayuda es el control de energía , donde toda la fuente de energía de cada bloque se puede apagar usando un interruptor de baja fuga. Esto permite que cada bloque se pruebe individualmente o en combinación, lo que hace que las pruebas sean mucho más fáciles en comparación con probar todo el chip.
Referencias
Straka, B .; Manhaeve, Hans; Vanneuville, J .; Svajda, M. (1998). "Una unidad de medida IDDQ fuera de chip totalmente controlada digitalmente". . Actas -Diseño, Automatización y Test en Europa, FECHA . Diseño, Automatización y Test en Europa . págs. 495–500.
Sabade, Sagar; Walker, DMH (junio de 2004). "Métodos de prueba basados en IDDX: una encuesta" . Transacciones ACM sobre Automatización del Diseño de Sistemas Electrónicos . 9 (2): 159-198. doi : 10.1145 / 989995.989997 . S2CID 6401125 . Consultado el 11 de noviembre de 2018 .
Otras lecturas
- Rajsuman, Rochit (octubre de 1994). Prueba de Iddq para CMOS VLSI . Editores de Artech House. ISBN 0-89006-726-0.
- Rajsuman, Rochit (abril de 2000). "Prueba Iddq para CMOS VLSI". Actas del IEEE . 88 (4): 544–568. doi : 10.1109 / 5.843000 . S2CID 2481046 . (NB. Este es un resumen de las ideas básicas detrás de las pruebas Iddq, la historia de la técnica y muchas de sus características).
- "Tutorial de Iddq" (PDF) . Archivado desde el original (PDF) el 2007-06-07 . Consultado el 19 de septiembre de 2008 .
- Tecnología Iddq disponible