Con el fin de competir con Intel 's controlador avanzado de interrupción programable (APIC), que ha permitido a los primeros Intel 486 basado en multiprocesador sistemas, a principios de 1995 de AMD y Cyrix proponen como algo similar-en-propósito OpenPIC arquitectura que soporta hasta 32 procesadores. [1] La arquitectura OpenPIC tenía al menos soporte declarativo de IBM y Compaq alrededor de 1995. [2] Sin embargo, no se lanzó ninguna placa base x86 con OpenPIC. [3] Después del fracaso de OpenPIC en el mercado x86, AMD obtuvo la licencia de la Arquitectura Intel APICpara sus procesadores AMD Athlon y posteriores.
Sin embargo, IBM desarrolló su controlador de interrupción multiprocesador ( MPIC ) basado en la especificación de registro OpenPIC. [4] En el diseño de referencia de IBM, los procesadores comparten el MPIC sobre un bus DCR , con su acceso al bus controlado por un árbitro DCR. MPIC admite hasta cuatro procesadores y hasta 128 fuentes de interrupción. [4] A través de varias implementaciones, el MPIC se incluyó en los diseños de referencia de PowerPC y en algunas computadoras minoristas.
IBM usó un MPIC basado en OpenPIC 1.0 en su RS / 6000 F50 y uno basado en OpenPIC 1.2 en su RS / 6000 S70. Ambos sistemas también utilizaron un 8259 dual en sus puentes PCI-ISA. [5] También se utilizó un IBM MPIC en el RS / 6000 7046 Modelo B50. [6]
El chip Apple Hydra Mac I / O (MIO) (de la era clásica de Mac OS de la década de 1990 ) implementó un MPIC junto con un controlador SCSI , controlador ADB , controlador GeoPort y temporizadores. [7] La implementación de Apple de "Open PIC" (como lo indica la documentación de Apple de esta era) en su primer chip MIO para Common Hardware Reference Platform se basó en la versión 1.2 de la especificación de registro y admitió hasta dos procesadores en adelante. a 20 fuentes de interrupción. [8] También se incorporó un MPIC en el controlador de E / S K2 más nuevo utilizado en los Power Mac G5 . [9] [10]
Freescale también utiliza un MPIC ("compatible con Open PIC") en todos sus procesadores PowerQUICC y QorIQ . [11] La máquina virtual basada en el kernel de Linux (KVM) admite un MPIC virtualizado con hasta 256 interrupciones, según las variantes de Freescale. [12]
Ver también
Referencias
- ^ "Definición de OpenPIC de la enciclopedia de la revista PC" . Pcmag.com. 1994-12-01 . Consultado el 3 de noviembre de 2011 .
- ^ Brooke Crothers (20 de marzo de 1995). AMD y Cyrix ofrecen especificaciones SMP alternativas . InfoWorld . pag. 8. ISSN 0199-6649 .
- ^ André D. Balsa, Nota adjunta a "Linux Benchmarking: Part III - Interpreting Benchmark Results" que aparece en el número 24 de Linux Gazette, enero de 1998
- ^ a b Controlador de interrupción multiprocesador de IBM . Libro de datos archivado el 23 de febrero de 2014 en la Wayback Machine.
- ^ Instalación de evaluación TTAP de Arca Systems, " El sistema distribuido RS / 6000 de IBM Corporation que ejecuta AIX versión 4.3.1. Seguridad C2 evaluada por TCSEC ", p. 29
- ^ Manual RS / 6000 7046 Modelo B50, noviembre de 1999, documento de IBM G24-7046-00, p. 107
- ^ Manual de diseño de hardware de plataforma de referencia Yellowknife , p. 11
- ^ Tecnología Macintosh en la plataforma de referencia de hardware común, sección "2.4.7 Controlador de interrupción PIC abierto", p. 11, ISBN 155860393X
- ^ Eche un vistazo al interior del Power Mac de doble procesador basado en G5
- ^ Nota para desarrolladores de Power Mac G5 (heredado) , p. 26
- ^ Nodo de controlador de interrupción Freescale MPIC
- ^ / (30 de abril de 2013). "linux / Documentation / virtual / kvm / devices / mpic.txt en master" . Github.com . Consultado el 12 de febrero de 2014 .CS1 maint: nombres numéricos: lista de autores ( enlace )
enlaces externos
- Código fuente abierto AppleMPIC