El R4200 es un microprocesador diseñado por MIPS Technologies, Inc. (MTI) que implementó la arquitectura de conjunto de instrucciones MIPS III (ISA). También fue conocido como VRX durante el desarrollo. El microprocesador fue licenciado a NEC , y la compañía lo fabricó y comercializó como VR4200. La primera VR4200, una parte de 80 MHz , se introdujo en 1993. Una parte más rápida de 100 MHz estuvo disponible en 1994. La R4200 fue desarrollada específicamente para computadoras Windows NT de bajo consumo como computadoras personales y laptops. MTI afirmó que el rendimiento entero del microprocesador era mayor que el del ampliamente conocido Intel i486y el 80% de un microprocesador Pentium variante P5 . El R4200 finalmente no vio ningún uso en computadoras personales y se reposicionó como un microprocesador integrado que compitió con el R4600 . La variante R4300i se utilizó en la popular consola de videojuegos Nintendo 64 .
Descripción
El R4200 es un diseño escalar con una tubería RISC clásica de cinco etapas . Una característica notable es el uso de la ruta de datos entera para realizar operaciones aritméticas en la porción de mantisa de un número de punto flotante . Se utilizó una ruta de datos separada para el exponente. Este esquema redujo el costo al reducir la cantidad de transistores , el tamaño del chip y el consumo de energía. También afectó negativamente el rendimiento del punto flotante , pero las aplicaciones previstas del R4200 no requerían un alto rendimiento del punto flotante.
El R4200 tiene una caché de instrucciones de 16 KB y una caché de datos de 8 KB. Ambas cachés están mapeadas directamente . La caché de instrucciones tiene un tamaño de línea de 32 bytes, mientras que la caché de datos tiene un tamaño de línea de 16 bytes. El caché de datos utiliza la escritura no simultánea protocolo de escritura.
El R4200 tiene un búfer de búsqueda de traducción (TLB) de 32 entradas para datos y un TLB de 4 entradas para instrucciones. Se admite una dirección física de 33 bits . El bus del sistema tiene 64 bits de ancho y funciona a la mitad de la frecuencia del reloj interno.
El R4200 contenía 1,3 millones de transistores y tenía un área de 81 mm 2 . NEC fabricó el R4200 en un proceso CMOS de 600 nm con tres niveles de interconexión. Estaba empaquetado en una matriz de cuadrícula de pines de cerámica de 179 pines que era compatible con el R4x00PC y R4600 , o un paquete plano cuádruple de plástico de 208 pines (PQFP). Utilizaba una fuente de alimentación de 3,3 V, que disipaba normalmente 1,8 W y un máximo de 2 W a 80 MHz.
R4300i
El R4300i es un derivado del R4200 diseñado por MTI para aplicaciones integradas anunciado el 17 de abril de 1995. [1] Se diferencia del R4200 por presentar un multiplicador de enteros mejorado con una latencia más baja y un bus de sistema de 32 bits reducido para reducir costo. El chip tenía un área de 45 mm 2 y se fabricó en un proceso de 350 nm . Estaba empaquetado en un PQFP de 120 pines. Utiliza una fuente de alimentación de 3,3 V y disipa 1,8 W a 100 MHz y 2,2 W a 133 MHz.
El R4300i se autorizó a NEC y Toshiba , y esas empresas lo comercializaron como VR4300 o TX4300, respectivamente. Ambas empresas ofrecieron versiones de 100 y 133 MHz. NEC desarrolló un derivado del VR4300 para la consola de juegos Nintendo 64 , con velocidad de 93,75 MHz y etiquetado como NUS-CPU. Aunque las placas de desarrollo para la Nintendo 64 usaban CPU NEC VR4300 de serie, se ha descubierto que la CPU final no es compatible con pines. Este uso singular de una implementación de MIPS produjo regalías significativas para MTI, ventas para NEC y convirtió a MIPS en el ISA RISC de 32/64 bits mixto de mayor volumen en 1997. [ cita requerida ]
NEC produjo otros dos derivados del R4300 para el mercado integrado general, el VR4305 y el VR4310, anunciados el 20 de enero de 1998. [2] El VR4310 estaba disponible a 100, 133 o 167 MHz. Fue fabricado en un proceso de 250 nm y empaquetado en un PQFP de 120 pines.
Referencias
- ^ "MIPS / NEC anuncian nuevo procesador RISC de mercado de consumo" (Comunicado de prensa). MIPS Technologies, Inc. 17 de abril de 1995.
- ^ "NEC ofrece dos microprocesadores RISC de 64 bits de alto rendimiento y coste" (comunicado de prensa). NEC Corporation. 20 de enero de 1998.
- "MIPS, NEC lanzará un dispositivo de 64 bits". (17 de abril de 1995). Noticias electrónicas .
- "NEC presenta nuevo chip MIPS para Nintendo". (8 de mayo de 1995). Informe del microprocesador .
- Gwennap, Linley (31 de mayo de 1993). "MIPS alcanza nuevos mínimos con diseño R4200". Informe del microprocesador , págs. 6–9.
- Halfhill, Tom R. (julio de 1993). "RISC de bajo consumo de Mips". Byte .
- Levy, Marcus (15 de septiembre de 1994). "21º directorio anual de microprocesadores de EDN". EDN .
- Ryan, Bob; Thompson, Tom (enero de 1994). "RISC crece". Byte .
- Yeung, NK y col. (1994). "El diseño de un procesador RISC 55SPECint92 bajo 2W". Recopilación de artículos técnicos de la ISSCC . págs. 206–207.
- Zivkov, B .; Ferguson, B .; Gupta, M. (1994). Compcon Spring '94, Recopilación de artículos . págs. 18-25.