En la arquitectura de microprocesador de computadora personal , un bus de la parte posterior ( BSB ), o bus de la parte posterior , era un bus de computadora utilizado en las primeras plataformas Intel para conectar la CPU a la memoria caché de la CPU , generalmente fuera de la matriz L2. Si un diseño lo utiliza junto con un bus frontal (FSB), se dice que usa una arquitectura de bus dual , o en la terminología de Intel , arquitectura de bus dual independiente (DIB) [1] . La arquitectura del bus trasero se interrumpió cuando los procesadores más nuevos, como el Pentium III de segunda generacióncomenzó a incorporar caché L2 en la matriz, que en ese momento se anunciaba como caché de transferencia avanzada .
Historia
BSB es una mejora con respecto a la práctica anterior de usar un solo bus del sistema , porque un solo bus generalmente se convirtió en un cuello de botella severo a medida que aumentaban las CPU y las velocidades de memoria. Debido a su naturaleza dedicada, el bus de la parte posterior se puede optimizar para la comunicación con la caché, eliminando así los gastos generales del protocolo y las señales adicionales que se requieren en un bus de propósito general. Además, dado que un BSB funciona en una distancia más corta, normalmente puede funcionar a velocidades de reloj más altas, lo que aumenta el rendimiento general de la computadora.
Cache conectado con un BSB fue inicialmente externo al microprocesador troquel , pero ahora es por lo general en el chip. [2] En el último caso, la frecuencia de reloj BSB suele ser igual a la del procesador, [3] y el bus de la parte posterior también se puede hacer mucho más ancho (256 bits, 512 bits) que fuera del chip o en -chip FSB.
La arquitectura de bus dual se utilizó en varios diseños, incluidos los procesadores PowerPC de IBM y Freescale (anteriormente la división de semiconductores de Motorola ) (ciertos modelos PowerPC 604 , la familia PowerPC 7xx , [4] y la línea Freescale 7xxx ), como así como el procesador Intel Pentium II , [5] que lo usaba para acceder a su caché L2 (los procesadores Intel anteriores accedían al caché L2 a través del FSB, mientras que los procesadores posteriores lo movían en el chip).
Ver también
Referencias
- ^ "Bus de caché trasero dedicado" . PCguide.com. 2001-04-30.
- ^ "Autobuses: parte delantera y trasera" . ITworld . 2001-04-30. Archivado desde el original el 2 de mayo de 2001.
- ^ "Autobuses: parte delantera y trasera" . ITworld . 2001-04-30. Archivado desde el original el 2 de mayo de 2001.
- ^ "Lunes un gran día para Apple" . CNet. 1997-11-07.
- ^ "Autobús de la parte trasera" . Whatis.com. 2001-04-30.