 |
 | |
| Escribe | Privado |
|---|---|
| Sede | San José, California , Estados Unidos |
| Gente clave |
|
| Sitio web | www |
Forte Design Systems, Inc. era un proveedor con sede en San José, CA de productos de software de síntesis de alto nivel (HLS), también conocido como síntesis de nivel de sistema electrónico (ESL). El producto principal de Forte fue Cynthesizer. El 14 de febrero de 2014, Forte fue adquirida por Cadence Design Systems . [1]
Historia
La empresa fue fundada en 1998 como C2 Design Automation por John Sanguinetti, Andy Goodrich y Randy Allen. Un año después, la empresa cambió su nombre a CynApps y comenzó a vender herramientas de traducción RTL y síntesis basadas en C. También distribuyó una biblioteca de clases C ++ de código abierto llamada Cynlib, que competía con SystemC. En 2000, CynApps adquirió Dasys, un fabricante de herramientas de síntesis de comportamiento con sede en Pittsburgh. En 2001, CynApps se fusionó con Chronology (fundada en Redmond, WA, en 1990) para convertirse en Forte Design Systems. Forte comenzó a vender Cynthesizer, una herramienta HLS basada en SystemC, que tuvo su primer tapeout exitoso en Japón en 2001. En 2009, Forte adquirió Arithmatica, cuya herramienta CellMath Designer se integró en Cynthesizer. En 2012 y 2013, los analistas de la industria encontraron que Cynthesizer fue utilizado por el 31% de los diseñadores de alto nivel, la mayor cantidad de cualquier herramienta de ESL.
El 14 de febrero de 2014, Cadence Design Systems adquirió Forte. En 2015, Cadence lanzó Stratus HLS, que combina el motor de automatización y síntesis de Cynthesizer con las características gráficas de la herramienta HLS anterior de Cadence, C-to-Silicon.
Equipo de gestión
- Sean Dart, presidente y director ejecutivo
- John Sanguinetti, CTO y fundador
- Brett Cline, vicepresidente de marketing y ventas
- Mike Meredith, vicepresidente de marketing técnico
Producto
Cynthesizer es una herramienta de síntesis de alto nivel . "Alto nivel" en este contexto significa que los diseñadores pueden describir la funcionalidad de un sistema electrónico complejo como un algoritmo puro en SystemC . Luego, el diseñador puede ordenar a Cynthesizer que produzca una arquitectura de hardware única que implemente el sistema en un número específico de ciclos de reloj. Esto reemplaza el método tradicional de usar un lenguaje de descripción de hardware como Verilog o VHDL, donde el diseñador debe escribir manualmente el uso de componentes de hardware en un programa fijo de ciclos de reloj. Si los diseñadores quieren hardware con un rendimiento diferente, pueden redirigir Cynthesizer para producir una nueva arquitectura que sea más rápida o más pequeña, mientras que con el método tradicional se debe escribir un diseño completamente nuevo. La salida de Cynthesizer es Verilog , que luego se ejecuta automáticamente a través de una herramienta de síntesis lógica.
Referencias
- ^ Comunicado de prensa de Cadence: Cadence para mejorar la oferta de síntesis de alto nivel con la adquisición de Forte Design Systems
Enlaces externos
- "Diseño de hardware y niveles de abstracción" , EETimes 2007.
- "Forte Design Systems 'Forte" , EDA Café 2006.
- "¿Tienes síntesis a nivel de sistema?" , EEDesign 2005.
