Circuito integrado tridimensional
Un circuito integrado tridimensional ( 3D IC ) es un circuito integrado (IC) MOS (semiconductor de óxido de metal ) fabricado apilando obleas o matrices de silicio e interconectándolos verticalmente utilizando, por ejemplo, vías pasantes de silicio (TSV) o Cu- Conexiones de Cu, de modo que se comporten como un solo dispositivo para lograr mejoras de rendimiento con una potencia reducida y una huella más pequeña que los procesos bidimensionales convencionales. El 3D IC es uno de varios esquemas de integración 3D que explotan la dirección z para lograr beneficios de rendimiento eléctrico en microelectrónica y nanoelectrónica .
Los circuitos integrados 3D se pueden clasificar por su nivel de jerarquía de interconexión a nivel global ( paquete ), intermedio (almohadilla de enlace) y local ( transistor ). [1] En general, la integración 3D es un término amplio que incluye tecnologías como el envasado a nivel de oblea 3D (3DWLP); Integración basada en intercaladores 2.5D y 3D; CI apilados en 3D (3D-SIC); CI 3D monolíticos; Integración heterogénea 3D; e integración de sistemas 3D. [2] [3]
Organizaciones internacionales como Jisso Technology Roadmap Committee (JIC) y International Technology Roadmap for Semiconductors (ITRS) han trabajado para clasificar las diversas tecnologías de integración 3D para promover el establecimiento de estándares y hojas de ruta de integración 3D. [4] A partir de la década de 2010, los circuitos integrados 3D se utilizan ampliamente para la memoria flash NAND y en dispositivos móviles .
Empaquetado 3D se refiere a esquemas de integración 3D que se basan en métodos tradicionales de interconexión, como la unión de cables y el chip invertido para lograr apilamientos verticales. El empaque 3D se puede diseminar aún más en el sistema 3D en paquete (3D SiP) y el paquete de nivel de oblea 3D (3D WLP), la matriz de memoria apilada interconectada con enlaces de cables y las configuraciones de paquete en paquete (PoP) interconectadas con enlaces de cable o chips giratorios son 3D SiP que han estado en la fabricación convencional durante algún tiempo y tienen una infraestructura bien establecida. PoP se utiliza para la integración vertical de tecnologías dispares como 3D WLP utiliza procesos de nivel de oblea como capas de redistribución (RDL) y procesos de choque de obleas para formar interconexiones.
El intercalador 2.5D es también un WLP 3D que interconecta el lado del dado en un intercalador orgánico, de vidrio o de silicio usando TSV y RDL. En todos los tipos de empaquetado 3D, los chips del paquete se comunican mediante señalización externa al chip, como si estuvieran montados en paquetes separados en una placa de circuito normal.
Los circuitos integrados 3D se pueden dividir en circuitos integrados 3D apilados (3D SIC), que se refiere al apilamiento de chips IC mediante interconexiones TSV, y los circuitos integrados 3D monolíticos, que utilizan procesos fabulosos para realizar interconexiones 3D en los niveles locales de la jerarquía de cableado en el chip según lo establecido Según ITRS, esto da como resultado interconexiones verticales directas entre las capas del dispositivo. Los primeros ejemplos de un enfoque monolítico se ven en los dispositivos 3D V-NAND de Samsung . [5]
