SONOS , abreviatura de "óxido de silicio-nitruro-óxido de silicio", más precisamente, " silicio policristalino " - " dióxido de silicio " - " nitruro de silicio " - "dióxido de silicio" - " silicio ", [1] : 121 es un estructura transversal de MOSFET (transistor de efecto de campo semiconductor de óxido de metal), realizado por PCY Chen de Fairchild Camera and Instrument en 1977. [2] Esta estructura se usa a menudo para memorias no volátiles , como EEPROM y memorias flash . A veces se usa para TFT LCD pantallas. [3] Es una de las variantes de CTF (flash de trampa de carga) . Se distingue de las estructuras de memoria no volátiles tradicionales por el uso de nitruro de silicio (Si 3 N 4 o Si 9 N 10 ) en lugar de " FG (puerta flotante) a base de polisilicio " para el material de almacenamiento de carga . [4] : Fig. 1 Otra variante es "SHINOS" ("silicio" - " hi-k " - "nitruro" - "óxido" - "silicio"), que sustituye la capa superior de óxido con material de alto κ . Otra variante avanzada es "MONOS" ("metal-óxido-nitruro-óxido-silicio"). [5] : 137 [6] : 66 Las empresas que ofrecen productos basados en SONOS incluyen Cypress Semiconductor , Macronix , Toshiba , United Microelectronics Corporation y Floadia .
Descripción
![](http://wikiimg.tojsiabtv.com/wikipedia/commons/thumb/0/01/SONOS_cell_structure.svg/300px-SONOS_cell_structure.svg.png)
Una celda de memoria SONOS se forma a partir de un transistor MOSFET de canal N de polisilicio estándar con la adición de una pequeña astilla de nitruro de silicio insertada dentro del óxido de la puerta del transistor. La astilla de nitruro no es conductora, pero contiene una gran cantidad de sitios de captura de carga capaces de contener una carga electrostática . La capa de nitruro está aislada eléctricamente del transistor circundante, aunque las cargas almacenadas en el nitruro afectan directamente la conductividad del canal del transistor subyacente. El sándwich de óxido / nitruro típicamente consta de una capa inferior de óxido de 2 nm de espesor, una capa intermedia de nitruro de silicio de 5 nm de espesor y una capa superior de óxido de 5-10 nm.
Cuando la puerta de control de polisilicio se polariza positivamente, los electrones de la fuente del transistor y las regiones de drenaje hacen un túnel a través de la capa de óxido y quedan atrapados en el nitruro de silicio. Esto da como resultado una barrera de energía entre el drenaje y la fuente, elevando el voltaje umbral V t (el voltaje puerta-fuente necesario para que la corriente fluya a través del transistor). Los electrones se pueden eliminar nuevamente aplicando una polarización negativa en la puerta de control.
Una matriz de memoria SONOS se construye fabricando una cuadrícula de transistores SONOS que están conectados por líneas de control horizontales y verticales (líneas de palabras y líneas de bits ) a circuitos periféricos como decodificadores de direcciones y amplificadores de detección . Después de almacenar o borrar la celda, el controlador puede medir el estado de la celda pasando un pequeño voltaje a través de los nodos fuente-drenaje; si la corriente fluye, la celda debe estar en el estado "sin electrones atrapados", que se considera un "1" lógico . Si no se ve corriente, la celda debe estar en el estado de "electrones atrapados", que se considera como estado "0". Los voltajes necesarios son normalmente alrededor de 2 V para el estado borrado y alrededor de 4,5 V para el estado programado.
Comparación con la estructura de puerta flotante
Generalmente SONOS es muy similar a la celda de memoria de tipo FG (puerta flotante) tradicional , [1] : 117 pero hipotéticamente ofrece un almacenamiento de mayor calidad. Esto se debe a la suave homogeneidad de la película de Si 3 N 4 en comparación con la película policristalina que tiene pequeñas irregularidades. Flash requiere la construcción de una barrera aislante de muy alto rendimiento en los cables de la puerta de sus transistores, que a menudo requiere hasta nueve pasos diferentes, mientras que la capa de óxido en SONOS se puede producir más fácilmente en líneas existentes y combinarse más fácilmente con la lógica CMOS. .
Además, el flash tradicional es menos tolerante a los defectos de óxido [ cita requerida ] porque un solo defecto de cortocircuito descargará toda la compuerta flotante de polisilicio . El nitruro en la estructura de SONOS no es conductor, por lo que un corto solo perturba un parche de carga localizado. Incluso con la introducción de nuevas tecnologías de aisladores, esto tiene un "límite inferior" definido de alrededor de 7 a 12 nm, lo que significa que es difícil para los dispositivos flash escalar anchos de línea inferiores a los 45 nm. Pero, el grupo Intel - Micron se ha dado cuenta de una memoria flash plana de 16 nm con la tecnología FG tradicional. [7] : 13 [8] SONOS, por otro lado, requiere una capa muy delgada de aislante para funcionar, lo que hace que el área de la puerta sea más pequeña que el flash. Esto permite que SONOS escale a un ancho de línea más pequeño, con ejemplos recientes que se producen en fábricas de 40 nm y afirma que escalará a 20 nm. [9] El ancho de línea está directamente relacionado con el almacenamiento general del dispositivo resultante e indirectamente relacionado con el costo; en teoría, la mejor escalabilidad de SONOS dará como resultado dispositivos de mayor capacidad a menores costos.
Además, el voltaje necesario para polarizar la puerta durante la escritura es mucho menor que en el flash tradicional. Para escribir flash, primero se crea un alto voltaje en un circuito separado conocido como bomba de carga , que aumenta el voltaje de entrada entre 9 V y 20 V. Este proceso lleva algo de tiempo, lo que significa que escribir en una celda de flash es mucho más lento que la lectura, a menudo entre 100 y 1000 veces más lento. El pulso de alta potencia también degrada ligeramente las celdas, lo que significa que los dispositivos flash solo se pueden escribir entre 10,000 y 100,000 veces, dependiendo del tipo. Los dispositivos SONOS requieren voltajes de escritura mucho más bajos, típicamente de 5 a 8 V, y no se degradan de la misma manera. Sin embargo, SONOS sufre el problema inverso, donde los electrones quedan fuertemente atrapados en la capa ONO y no se pueden eliminar nuevamente. Con un uso prolongado, esto eventualmente puede conducir a suficientes electrones atrapados para establecer permanentemente la celda en el estado "0", similar a los problemas en flash. Sin embargo, [ cita requerida ] en SONOS esto requiere del orden de 100 mil ciclos de escritura / borrado, [10] 10 a 100 veces peor en comparación con la celda de memoria FG heredada. [11]
Historia
Fondo
El MOSFET original (transistor de efecto de campo semiconductor de óxido metálico, o transistor MOS) fue inventado por el ingeniero egipcio Mohamed M. Atalla y el ingeniero coreano Dawon Kahng en Bell Labs en 1959, y demostró en 1960. [12] Kahng continuó con inventaron el MOSFET de puerta flotante con Simon Min Sze en Bell Labs, y propusieron su uso como celda de memoria de puerta flotante (FG) en 1967. [13] Esta fue la primera forma de memoria no volátil basada en la inyección y almacenamiento de cargas en un MOSFET de puerta flotante, [14] que más tarde se convirtió en la base de EPROM ( PROM borrable ), EEPROM (PROM borrable eléctricamente) y tecnologías de memoria flash . [15]
La captura de carga en ese momento era un problema en los transistores MNOS, pero John Szedon y Ting L. Chu revelaron en junio de 1967 que esta dificultad podría aprovecharse para producir una célula de memoria no volátil. Posteriormente, a finales de 1967, un equipo de investigación de Sperry dirigido por HA Richard Wegener, AJ Lincoln y HC Pao inventó el transistor semiconductor de óxido de nitruro metálico (transistor MNOS), [16] un tipo de MOSFET en el que se reemplaza la capa de óxido por una doble capa de nitruro y óxido. [17] El nitruro se usó como una capa de trampa en lugar de una puerta flotante, pero su uso fue limitado ya que se consideró inferior a una puerta flotante. [18] La memoria de trampa de carga (CT) se introdujo con los dispositivos MNOS a fines de la década de 1960. Tenía una estructura de dispositivo y principios operativos similares a la memoria de puerta flotante (FG) , pero la principal diferencia es que las cargas se almacenan en un material conductor (típicamente una capa de polisilicio dopado ) en la memoria FG, mientras que la memoria CT almacena las cargas en localizadas trampas dentro de una capa dieléctrica (generalmente hecha de nitruro de silicio ). [14]
Desarrollo
SONOS se conceptualizó por primera vez en la década de 1960. MONOS se realiza en 1968 por Westinghouse Electric Corporation . [19] [20] A principios de la década de 1970, los dispositivos comerciales iniciales se realizaron utilizando transistores PMOS y una pila de óxido de nitruro metálico ( MNOS ) con una capa de almacenamiento de nitruro de 45 nm. Estos dispositivos requieren hasta 30 V para funcionar. En 1977, PCY Chen de Fairchild Camera and Instrument introdujo un MOSFET estructurado de sección transversal SONOS con dióxido de silicio de túnel de 30 Ångström de espesor para EEPROM . [2] Según la solicitud de patente de NCR Corporation en 1980, la estructura de SONOS requería +25 voltios y -25 voltios para escribir y borrar, respectivamente. [21] Se mejoró a +12 V mediante la estructura MNOS (metal-nitruro-óxido-semiconductor) basada en PMOS. [22]
A principios de la década de 1980, las estructuras basadas en polisilicio NMOS estaban en uso con voltajes operativos por debajo de 20 V. A fines de la década de 1980 y principios de la de 1990, las estructuras PMOS SONOS estaban demostrando programas / borrado de voltajes en el rango de 5 a 12 voltios. [23] Por otro lado, en 1980, Intel realizó EEPROM altamente confiable con estructura de polisilicio de doble capa , que se llama FLOTOX , [24] tanto para borrar y escribir resistencia cíclica como para el plazo de retención de datos. [25] SONOS ha sido producido en el pasado por Philips Semiconductors , Spansion , Qimonda y Saifun Semiconductors .
Esfuerzos recientes
En 2002, AMD y Fujitsu , forman como Spansion en 2003 y más tarde se fusionó con Cypress Semiconductor en 2014, desarrollaron un SONOS-como MirrorBit tecnología basada en la licencia de Saifun Semiconductores, Ltd. 's tecnología NROM . [26] [27] [28] A partir de 2011, Cypress Semiconductor desarrolló memorias SONOS para múltiples procesos, [29] y comenzó a venderlas como IP para incrustarlas en otros dispositivos. [30] UMC ya ha utilizado SONOS desde 2006 [31] y ha licenciado Cypress para 40 nm [32] y otros nodos. Shanghai Huali Microelectronics Corporation (HLMC) también ha anunciado [33] que producirá Cypress SONOS a 40 nm y 55 nm.
En 2006, Toshiba desarrolló una nueva tecnología de capa de doble túnel con estructura SONOS, que utiliza nitruro de silicio Si 9 N 10 . [34] [35] Toshiba también investiga la estructura MONOS ("Metal-Óxido-Nitruro-Óxido-Silicio") para sus memorias flash tipo puerta NAND de nodo de 20 nm . [36] Renesas Electronics usa la estructura MONOS en la era de los nodos de 40 nm. [37] [38] : 5 que es el resultado de la colaboración con TSMC . [39]
Mientras que otras empresas todavía utilizan la estructura FG (puerta flotante) . [40] : 50 Por ejemplo, GlobalFoundries utiliza una celda SuperFlash ESF3 de puerta dividida basada en compuerta flotante para sus productos de 40 nm. [41] Algunas estructuras nuevas para las memorias flash de tipo FG (puerta flotante) todavía se estudian intensamente. [42] En 2016, GlobalFoundries desarrolló una macro flash integrada de 2,5 V basada en FG. [43] En 2017, Fujitsu anunció la licencia de la estructura ESF3 / FLOTOX basada en FG , [24] [25] que fue desarrollada originalmente por Intel en 1980, de Silicon Storage Technology para sus soluciones integradas de memoria no volátil . [44] [45] [46] A partir de 2016, el grupo Intel - Micron reveló que se quedaron con la tecnología FG tradicional en su memoria flash NAND tridimensional. [7] También utilizan tecnología FG para flash NAND planar de 16 nm. [8]
Ver también
- Silicio policristalino
- Dióxido de silicio
- Nitrido de silicona
- Silicio
- MOSFET
- Flash de la trampa de carga
- MOSFET de puerta flotante
- EEPROM
- Memoria flash
Referencias
- ^ a b Micheloni, Rino; Crippa, Luca; Marelli, Alessia (2010). Inside NAND Flash Memories (Google Books) . Springer Science & Business Media. ISBN 9789048194315.
- ^ a b Chen, PCY (1977). "Dispositivos MOS de puerta Si con umbral alterable". Transacciones IEEE en dispositivos electrónicos . 24 (5): 584–586. Código Bibliográfico : 1977ITED ... 24..584C . doi : 10.1109 / T-ED.1977.18783 . ISSN 0018-9383 .
- ^ Chen, SC; Chang, TC; Liu, PT; Wu, YC; Lin, PS; Tseng, BH; Shy, JH; Sze, SM; Chang, CY; Lien, CH (2007). "Un nuevo canal de nanocables Poly-Si TFT que funciona como transistor y memoria SONOS no volátil" . Cartas de dispositivos electrónicos IEEE . 28 (9): 809–811. Código bibliográfico : 2007IEDL ... 28..809C . doi : 10.1109 / LED.2007.903885 . ISSN 0741-3106 .
- ^ Lee, MC; Wong, HY (2013). "Mecanismos de pérdida de carga de dispositivos de memoria flash de trampa de carga basados en nitruro" . Transacciones IEEE en dispositivos electrónicos . 60 (10): 3256–3264. Código bibliográfico : 2013ITED ... 60.3256L . doi : 10.1109 / TED.2013.2279410 . ISSN 0018-9383 .
- ^ Prince, Betty (2007). Memorias emergentes: tecnologías y tendencias . Springer Science & Business Media. ISBN 9780306475535.
- ^ Remond, I .; Akil, N. (mayo de 2006). "Modelado de programación transitoria y borrado de memorias no volátiles SONOS". Nota técnica PR-TN 2006/00368 . Koninklijke Philips Electronics NV CiteSeerX 10.1.1.72.314 .
- ^ a b "Hoja de ruta de la memoria Flash NAND" (PDF) . TechInsights Inc. Junio de 2016.
- ^ a b ELIGE, JEONGDONG. "Profundización en el Intel / Micron 3D 32L FG-NAND" . www.techinsights.com .
- ^ Samsung desenvuelve el dispositivo "flash de trampa de carga" de 40 nm // ElectroIQ, 2006-09
- ^ Wang, SY; Lue, HT; Hsu, TH; Du, PY; Lai, SC; Hsiao, YH; Hong, SP; Wu, MT; Hsu, FH; Lian, NT; Lu, CP; Hsieh, JY; Yang, LW; Yang, T .; Chen, KC; Hsieh, KY; Lu, CY (2010). "Un flash BE-SONOS NAND de alta resistencia (≫100K) con una interfaz robusta de túnel de óxido nitrurado / si". Simposio Internacional de Física de Confiabilidad del IEEE 2010 : 951–955. doi : 10.1109 / IRPS.2010.5488698 . ISBN 978-1-4244-5430-3.
- ^ Arai, F .; Maruyama, T .; Shirota, R. (1998). "Tecnología de proceso de retención de datos extendida para memorias flash EEPROM altamente confiables de 10 / sup 6 / a 10 / sup 7 / W / E ciclos". 1998 Actas del Simposio Internacional de Física de Confiabilidad de IEEE. 36th Annual (Cat. No.98CH36173) : 378–382. doi : 10.1109 / RELPHY.1998.670672 . ISBN 0-7803-4400-6.
- ^ "1960 - Transistor de semiconductor de óxido de metal (MOS) demostrado" . El motor de silicio . Museo de Historia de la Computación .
- ^ Kahng, Dawon ; Sze, Simon Min (julio-agosto de 1967). "Una puerta flotante y su aplicación a dispositivos de memoria". Revista técnica de Bell System . 46 (6): 1288-1295. Código Bibliográfico : 1967ITED ... 14Q.629K . doi : 10.1002 / j.1538-7305.1967.tb01738.x .
- ^ a b Ioannou-Soufleridis, V .; Dimitrakis, Panagiotis; Normand, Pascal (2015). "Capítulo 3: Memorias de trampa de carga con bandas ONO modificadas con haz de iones" . Memorias no volátiles que atrapan la carga: Volumen 1 - Dispositivos básicos y avanzados . Saltador. págs. 65-102 (65). ISBN 9783319152905.
- ^ "No es solo un destello en la sartén" . The Economist . 11 de marzo de 2006 . Consultado el 10 de septiembre de 2019 .
- ^ Wegener, HAR; Lincoln, AJ; Pao, HC; O'Connell, MR; Oleksiak, RE; Lawrence, H. (octubre de 1967). "El transistor de umbral variable, un nuevo dispositivo de almacenamiento de sólo lectura no destructivo y alterable eléctricamente". 1967 Reunión Internacional de Dispositivos Electrónicos . 13 : 70. doi : 10.1109 / IEDM.1967.187833 .
- ^ Brodie, Ivor; Muray, Julius J. (2013). La física de la microfabricación . Springer Science & Business Media . pag. 74. ISBN 9781489921604.
- ^ Prall, Kirk; Ramaswamy, Nirmal; Goda, Akira (2015). "Capítulo 2: una sinopsis sobre el estado del arte de las memorias NAND" . Memorias no volátiles que atrapan la carga: Volumen 1 - Dispositivos básicos y avanzados . Saltador. págs. 37-64 (39). ISBN 9783319152905.
- ^ Dummer, GWA (2013). Inventos y descubrimientos electrónicos: la electrónica desde sus inicios hasta la actualidad (Google Books) . Elsevier. ISBN 9781483145211.
- ^ Keshavan, BV; Lin, HC (octubre de 1968). "Elemento de memoria MONOS". 1968 Reunión Internacional de Dispositivos Electrónicos . 14 . págs. 140-142. doi : 10.1109 / IEDM.1968.188066 .
- ^ TRUDEL, L; DHAM, V (11 de septiembre de 1980). "Solicitud WO1981000790: Dispositivo de memoria no volátil de puerta de silicio" . Patentes de Google . NCR Corporation .
El procedimiento de inicialización (pasos 1, 4 y 7), es decir, obtener los voltajes de umbral de estado inicial escritos y borrados, implicó aplicar +25 voltios durante tres segundos y -25 voltios durante tres segundos, respectivamente, a temperatura ambiente a las puertas de la memoria. FET. La fuente, el drenaje y el sustrato se ataron a tierra durante esta inicialización.
- ^ TRUDEL, MURRAY L; LOCKWOOD, GEORGE C; EVANS, EVANS G (1 de octubre de 1980). "Patente US4353083: Dispositivo de memoria no volátil de bajo voltaje" . Patentes de Google . NCR Corporation .
- ^ Blanco, MH; Adams, DA; Bu, J. (2000). "En movimiento con SONOS". Revista de circuitos y dispositivos IEEE . 16 (4): 22–31. doi : 10.1109 / 101.857747 .
- ^ a b Johnson, W .; Perlegos, G .; Renninger, A .; Kuhn, G .; Ranganath, T. (1980). "Una memoria no volátil borrable eléctricamente de 16Kb". 1980 IEEE International Solid-State Circuits Conference. Recopilación de artículos técnicos . XXIII : 152-153. doi : 10.1109 / ISSCC.1980.1156030 .
- ^ a b Euzent, B .; Boruta, N .; Lee, J .; Jenq, C. (1981). "Aspectos de confiabilidad de una PROM de puerta flotante E2". XIX Simposio Internacional de Física de la Confiabilidad . págs. 11-16. doi : 10.1109 / IRPS.1981.362965 .
El Intel 2816 usa la estructura FLOTOX, que se ha discutido en detalle en la literatura1. Básicamente, utiliza un óxido de menos de 200 A de espesor entre la puerta de polisilicio flotante y la región N + como se muestra en la Figura 1. - ^ "AMD, FUJITSU Y SAIFUN ANUNCIAN COLABORACIÓN - Sala de Prensa - FUJITSU" . pr.fujitsu.com .
- ^ Vogler, Debra (noviembre de 2007). "Spansion hace que la diversidad juegue con la tecnología MirrorBit basada en SONOS | Tecnología de estado sólido" . electroiq.com . Consultado el 23 de marzo de 2018 .
- ^ "Spansion presenta planes para la familia MirrorBit (R) ORNAND (TM) basada en SONOS" . www.cypress.com . Spansion Inc.
- ^ Ramkumar, Krishnaswamy; Jin, Bo (29 de septiembre de 2011). "Ventajas de la memoria SONOS para la tecnología flash embebida" . EE Times.
- ^ Tecnología Cypress SONOS
- ^ LaPedus, Mark (19 de abril de 2006). "UMC fabs chip de memoria de Sonos" . EE Times.
- ^ Comunicado de prensa de Cypress, 21 de enero de 2015
- ^ "HLMC y Cypress anuncian un hito en la producción inicial de flash integrado con tecnología de proceso de bajo consumo de 55 nanómetros con SONOS Flash" . PRNewswire. 12 de abril de 2017.
- ^ Ohba, R .; Mitani, Y .; Sugiyama, N .; Fujita, S. (2006). "Memoria tipo SONOS a granel planar de 25 nm con unión de túnel doble". 2006 Encuentro Internacional de Dispositivos Electrónicos . págs. 1–4. doi : 10.1109 / IEDM.2006.346945 . ISBN 1-4244-0438-X.
- ^ LaPedus, Mark (12 de diciembre de 2007). "Toshiba le da un nuevo giro a SONOS | EE Times" . EETimes .
- ^ Sakamoto, W .; Yaegashi, T .; Okamura, T .; Batear.; Komiya, K .; Sakuma, K .; Matsunaga, Y .; Ishibashi, Y .; Nagashima, H .; Sugi, M .; Kawada, N .; Umemura, M .; Kondo, M .; Izumida, T .; Aoki, N .; Watanabe, T. (2009). "Mejora de la confiabilidad en la celda MONOS planar para memoria Flash NAND multinivel de nodo de 20 nm y más". Reunión internacional de dispositivos electrónicos de IEEE 2009 (IEDM) . págs. 1–4. doi : 10.1109 / IEDM.2009.5424211 . ISBN 978-1-4244-5639-0.
- ^ Kono, T .; Ito, T .; Tsuruda, T .; Nishiyama, T .; Nagasawa, T .; Ogawa, T .; Kawashima, Y .; Hidaka, H .; Yamauchi, T. (2013). "Macros flash SG-MONOS embebidos de 40 nm para automoción con acceso aleatorio de 160 MHz para código y resistencia durante 10 millones de ciclos para datos". 2013 IEEE International Solid-State Circuits Conference Digest of Technical Papers . págs. 212-213. doi : 10.1109 / ISSCC.2013.6487704 . ISBN 978-1-4673-4516-3.
- ^ Fischer, T .; Nam, BG; Chang, L .; Kuroda, T .; Pertijs, MAP (2013). "Aspectos destacados de los procesadores ISSCC 2013 y sesiones digitales de alto rendimiento". Revista IEEE de circuitos de estado sólido . 49 (1): 4–8. doi : 10.1109 / JSSC.2013.2284658 . ISSN 0018-9200 .
- ^ Yoshida, Junko (28 de mayo de 2012). "Renesas, TSMC promociona la plataforma MCU con licencia usando eFlash de 40 nm | EE Times" . EETimes .
- ^ Dimitrakis, Panagiotis (2017). Memorias no volátiles que atrapan la carga: Volumen 2 - Materiales y estructuras emergentes (Google Books) . Saltador. ISBN 9783319487052.
- ^ Luo, LQ; Teo, ZQ; Kong, YJ; Deng, FX; Liu, JQ; Zhang, F .; Cai, XS; Tan, KM; Lim, KY; Khoo, P .; Jung, SM; Siah, SY; Shum, D .; Wang, CM; Xing, JC; Liu, GY; Diao, Y .; Lin, GM; Tee, L .; Lemke, SM; Ghazavi, P .; Liu, X .; Hacer, N .; Pey, KL; Shubhakar, K. (mayo de 2016). "Demostración de la funcionalidad de una celda NVM de puerta dividida autoalineada de 2,5 V de alta densidad integrada en un proceso lógico CMOS de 40 nm para microcontroladores automotrices" (PDF) . 2016 IEEE 8th International Memory Workshop (IMW) . págs. 1–4. doi : 10.1109 / IMW.2016.7495271 . ISBN 978-1-4673-8833-7.
- ^ Zhou, Ye; Han, Su-Ting; Yan, Yan; Huang, Long-Biao; Zhou, Li; Huang, Jing; Roy, VAL (31 de octubre de 2013). "Solución de puerta flotante molecular procesada para memorias flash flexibles" . Informes científicos . Macmillan Publishers Limited. 3 (1): 3093. Código Bibliográfico : 2013NatSR ... 3E3093Z . doi : 10.1038 / srep03093 . ISSN 2045-2322 . PMC 3813938 . PMID 24172758 .
- ^ Luo, LQ; Teo, ZQ; Kong, YJ; Deng, FX; Liu, JQ; Zhang, F .; Cai, XS; Tan, KM; Lim, KY; Khoo, P .; Jung, SM; Siah, SY; Shum, D .; Wang, CM; Xing, JC; Liu, GY; Diao, Y .; Lin, GM; Tee, L .; Lemke, SM; Ghazavi, P .; Liu, X .; Hacer, N .; Pey, KL; Shubhakar, K. (mayo de 2016). "Demostración de la funcionalidad de una celda NVM de puerta dividida autoalineada de 2,5 V de alta densidad integrada en un proceso lógico CMOS de 40 nm para microcontroladores automotrices" (PDF) . 2016 IEEE 8th International Memory Workshop (IMW) . págs. 1–4. doi : 10.1109 / IMW.2016.7495271 . ISBN 978-1-4673-8833-7.
- ^ "Mie Fujitsu y SST anuncian el desarrollo de una plataforma automotriz en tecnología de 40 nm: MIE FUJITSU SEMICONDUCTOR LIMITED" . www.fujitsu.com . 2017-08-07.
- ^ "Soluciones de memoria incorporada no volátil: MIE FUJITSU SEMICONDUCTOR LIMITED" . www.fujitsu.com . Fujitsu.
- ^ Broome, Sarah. "Mie Fujitsu y SST anuncian el desarrollo de la plataforma automotriz en tecnología de 40 nm" . www.sst.com . Tecnología de almacenamiento de silicio.
enlaces externos
- Chen, PCY (1977). "Dispositivos MOS de puerta Si con umbral alterable". Transacciones IEEE en dispositivos electrónicos . 24 (5): 584–586. Código Bibliográfico : 1977ITED ... 24..584C . doi : 10.1109 / T-ED.1977.18783 .
- Blanco, MH; Adams, DA; Murray, JR; Wrazien, S .; Yijie Zhao; Yu Wang; Khan, B .; Miller, W .; Mehrotra, R. (2004). "Caracterización de dispositivos de memoria SONOS EEPROM escalados para sistemas espaciales y militares". Actas. 2004 Conferencia de Bioinformática de Sistemas Computacionales IEEE . págs. 51–59. doi : 10.1109 / NVMT.2004.1380804 . ISBN 0-7803-8726-0.
- Gutmann (2001) papaer: "Remanencia de datos en dispositivos semiconductores" | USENIX